Die-shots Nova Lake: Intel планирует использовать TSMC N2P для Compute-тайлов

Модульная архитектура и разделение производства

Как и в случае с Arrow Lake, процессоры Nova Lake будут состоять из нескольких функциональных блоков (тайлов). Это позволит Intel гибко масштабировать линейку под разные сегменты: от мобильных решений до мощных десктопных систем.

Анализ структуры чипов для мобильных версий Nova Lake-H и HX показывает следующее распределение компонентов:

• Graphics Tile: базируется на техпроцессе Intel 3-E и содержит 4 ядра Xe-K.
• Hub Tile: производится по техпроцессу Intel 18A-P и включает 4 ядра LPE (Low Power Efficiency).
• Peripheral Controller Tile: также изготавливается на Intel 18A-P.
• Compute Tile: основной вычислительный блок, который, согласно утечкам, будет выпускаться на TSMC N2P.

Для конфигурации HX (8P+16E ядер) размер вычислительного тайла составит примерно 6,5 x 16 мм, а для версии H (4P+8E ядер) — 6,5 x 8,5 мм.

Специфика производства: Intel 18A и TSMC

Интересной особенностью является стратегия производства. Intel стремится максимально использовать собственные мощности: например, графический модуль в младших версиях будет выпускаться на Intel 3. Однако в производстве самых критичных компонентов компания продолжит полагаться на партнеров.

Судя по информации от инсайдера Jaykihn, в производстве прослеживается двухэтапный подход. Первые инженерные образцы (ES1) планируется выпускать на техпроцессе Intel 18A-P для ранней валидации производителями (OEM). Однако финальные версии (ES2 и Qualification Samples) перейдут на техпроцесс TSMC N2P. Вероятно, это решение продиктовано необходимостью обеспечить необходимую плотность транзисторов и производительность, которые сложно достичь на текущих внутренних узлах для массового производства.

Что касается десктопной линейки Nova Lake-S, ожидается, что она будет построена по схожему принципу. В топовой конфигурации с 52 ядрами (16P+32E+4LPE) Intel может использовать два вычислительных тайла одновременно.